【產業動態】好想提升晶片效能!然先進製程成本高，先進封裝另闢蹊徑?

歡迎大家分享讓更多人可以看到：

瀏覽人數： 5,991

圖/Shutterstock

先進製程以外提升效能的方法-先進封裝

先進製程的報告提到，高效能晶片市場機會龐大，需要採用先進製程精進晶片，但先進製程本身的製造成本貴，需要的設備也貴，並不是所有玩家都能負擔的起這麼高額的投資，且目前亦觀察到，越朝先進製程發展，摩爾定律有放緩的跡象。於是有人提出另一種路線–Chiplet來微縮製程。Chiplet是把大晶片拆成小部分分別製作，最後再用封裝的方式把這些小晶片合起來，如此一來也可提升單位面積電晶體數量，每個不同部分也可以採用不同的製程節省成本，這種整合不同晶片的封裝就稱作先進封裝。

先進封裝市場有望以年複合成長率10%成長

推動先進封裝的動能有兩個，長期的動能是生成式AI對資料處理的需求，希望提升運算效能，近期的動能則是5G手機中射頻前端模組的封裝。根據Yole Research，2022年先進封裝市場規模約443億美元，到了2028年將能超過780億美元，年複合成長率約10%。

先進封裝有哪些種類

覆晶封裝(Flip Chip Package)

在開始進入覆晶封裝前，先回顧傳統的打線封裝(Wiring Bonding)。打線封裝中，晶片的正面朝上，接線從晶片四周一根一根地往外接到IC載板，不但費時，且因為接腳只能在晶片四周，能容納的接腳數量有限。但到了覆晶封裝，覆晶封裝將晶片「翻」過來，變成正面朝下，再利用金屬凸塊全部一次加熱連接晶片和IC載板，且晶片每個地方都可以接凸塊，沒有一定要在晶片邊緣的限制，因此覆晶封裝的接腳數目更多，也更省時。

由於希望增加更多訊號輸入/輸出(I/O)，因此製程上希望縮小金屬凸塊，但接點越小，連接到外部金屬球的尺寸也需要變小，過小的金屬球遇熱容易改變其導電性質，且金屬球容易黏在一起，因此未來可能會採用混和鍵合技術(Hybird Bounding)。

2.5D封裝

2.5D封裝除了覆晶封裝把晶片正面朝下、用凸塊連接晶片和導線載版外，在晶片和導線載版中間插入一個矽晶圓做成的矽中介板，利用矽穿孔(Through Silicon Via, TSV)的技術的矽中介板挖洞，並填入金屬，就可以導電。多了矽中介板可以讓凸點間距(Bump Pitch)更小，概念類似兩塊晶片間的距離縮小，所以在同一個封裝殼裡可以排更多晶片，仍然可以達到微縮的效果。

3D封裝

2.5D封裝可以讓晶片水平排列，但還是沒辦法讓晶片垂直堆疊。3D封裝希望讓矽穿孔做到晶片上，晶片間就可以垂直堆疊。目前僅記憶體晶片因結構相對單純，可以做到3D封裝，但邏輯晶片還無法達成。因此3D封裝在此指的是記憶體的堆疊，然邏輯和記憶體晶片仍是水平擴展，所以還是2.5D封裝。

矽穿孔在3D封裝的挑戰比2.5D更大，因為晶片的電晶體已經做得很密，還要再中間穿孔，更細小的孔洞還要再填金屬。

先進封裝技術仰賴IC製造技術，先進製程廠商將成為先進封裝推手

從上述介紹可看到幾個重要的先進封裝技術-矽穿孔、凸塊、矽中介板、混合鍵合，這些製程與IC製造的流程相近，特別是(1)隨未來晶片線距縮小，矽穿孔變小，需要仰賴蝕刻的經驗，(2)混合鍵合是IC製造相對熟悉的技術，銅-銅混合鍵合利用的是半導體製造成熟的銅製程技術，封裝廠若要跨入這個領域需要額外龐大的資本支出，反觀晶圓廠可利用既有的技術與設備，因此預計未來先進製程的技術領先者將會佔據先進封裝的領導地位，領導者還是台積電、英特爾、和三星。

封測大廠積極跟進，擴大2.5D解決方案

雖然最先進的封裝技術由先進製程廠商把持，但封裝市場商機多元，封裝大廠日月光(3711)、艾克爾Amkor(AMKR)、長電科技等目前專注在2.5D封裝解決方案，像日月光的FOCoS，利用重分布層(Redistribution Layer, RDL，指的是用半導體的製程，直接將銅線做在這片板上)而非矽中介板，或是採用有機中介板(Organic Interposers)以及在封模材料中嵌入矽橋取代混合鍵合，公司也有搶下整合天線封裝(Antenna in Package)、超寬頻、WiFi6等訂單。